CPU

da ich mich sehr gerne mit hardware und entsprechender architektur beschätige, werden ich hier bald meine ideen einer stack CPU darlegen.

 

features

  • ssa stack cpu
    • unified 1bit-512bit (2^0 to 2^9)
    • jedes stack element hält zusatzdaten (typ, größe, zustandswerte)
    • getrennte werte und call stacks
  • in order
  • extrem pipelined
  • stash anstelle von cache
  • keine klassische mmu.
    • linearer 64bit adressraum 
    • adressübersetzung an den übergängen zur peripherie - ram, io, ...
    • software tlb 
  • atomare 8bit befehle, die auch gebündelt werden können, wenn es in die pipeline passt
    • bündel werden h&t  kodiert
    • gleiche befehle können mit unterschiedlichen typen umgehen
    • superblock struktur, sprünge nur zu superblöcken
    • bliss artiges frontend 
  • sicherheitsmodell auf speicherebene - mindestgröße ist cacheline (512bit)
  • inter-prozess kommunikation mit sehr kleiner latenz
  • implizites threading
  •